

ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

معرفی، پیکربندی و نکات مبدل ADC ۱۲-بیتی در میکروکنترلرهای همگانی‌منظورهٔ CH32

از معرفی عملکرد مبدل تقریب متوالی و پیکربندی ساعت و زمان نمونه‌برداری، تا کانال‌های داخلی و خودکالیبراسیون، محاسبهٔ پارامترهای ساکن (خطای آفست، گین، DNL و INL) و ملاحظات منبع مرجع، امپدانس ورودی، فیلتر RC و فالوئر ولتاژ

در این جزوه، ترجمهٔ فارسی سند رسمی AN09000 (نسخهٔ ۱٫۱، منتشرهٔ شرکت WCH) را می‌خوانید: روش استفاده از مبدل ADC ۱۲-بیتی در سری میکروکنترلرهای همگانی‌منظورهٔ CH32 به‌همراه نکات مهم آن. برای رسیدن به دقت اسمی در کاربرد واقعی، توجه هم‌زمان به پیکربندی نرم‌افزاری و طراحی مدار جانبی ضروری است؛ جدول مقایسهٔ پارامترهای ADC در مدل‌های مختلف، فرمول‌های زمان تبدیل و نمونه‌برداری، محاسبهٔ خطاهای آفست، گین، تفریقی و انتگرالی، و توصیه‌های سخت‌افزاری درباره منبع مرجع، امپدانس ورودی و خازن خارجی گام‌به‌گام مرور می‌شوند.

میکروکنترلرهای CH32 · مبدل ADC ۱۲-بیتی · پیکربندی ساعت و نمونه‌برداری · خطای آفست و گین · DNL / INL · منبع مرجع VREF · امپدانس ورودی و فیلتر RC · واژه‌نامهٔ فنی

ترجمهٔ فارسی AN09000 V1.1 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | معرفی عملکرد ADC ۳

1.1 معرفی ADC در سری همگانی‌منظورهٔ CH32 ..... ۳

1.2 پیکربندی نمونه‌برداری ADC ۵

1.2.1 کانال‌های داخلی ADC ۶

1.2.2 خودکالیبراسیون ADC ۶

1.2.3 پارامترهای ساکن ADC ۷

۳ بخش ۲ | نکات و ملاحظات استفاده از ADC ۱۱

2.1 نکات استفاده از ADC ۱۱

2.1.1 منبع ولتاژ مرجع ADC ۱۱

2.1.2 ورودی ADC ۱۳

۴ تاریخچهٔ نسخه‌ها و بیانیه ۱۸

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۸

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۱-۱ نمودار درخت ساعت ۶

شکل ۱-۲ خطای آفست ADC ۸

شکل ۱-۳ خطای گین ADC ۹

شکل ۱-۴ خطای تفریقی ADC ۱۰

شکل ۱-۵ خطای انتگرالی ADC ۱۱

شکل ۲-۱ ولتاژ نمونه‌برداری ADC ۱۲

شکل ۲-۲ توپولوژی تغذیه ۱۲

شکل ۲-۳ مدار نمونه‌برداری ADC ۱۴

شکل ۲-۴ توپولوژی نمونه‌برداری ADC ۱۵

شکل ۲-۵ فالوئر ولتاژ خارجی ۱۶

شکل ۲-۶ ولتاژ ورودی و ولتاژ آفست فالوئر ۱۷

جدول ۱-۱ پارامترهای ADC در مدل‌های مختلف ۴

جدول ۱-۲ حداکثر امپدانس ورودی ۱۳

چکیده — سری همگانی‌منظورهٔ CH32 به مبدل آنالوگ‌به‌دیجیتالِ تقریب متوالی (SAR) ۱۲-بیتی مجهز است که نمونه‌برداری از کانال‌های خارجی و داخلی، حالت‌های تبدیل تکی، پیوسته، پویش و گسسته و راه‌اندازی با تریگر خارجی را پشتیبانی می‌کند و با بافر داخلی و گین ورودی قابل تنظیم، نمونه‌برداری سیگنال کوچک را هم ممکن می‌سازد. این سند روش استفاده از این مبدل و نکات آن را آموزش می‌دهد: محدودیت ساعت و محاسبهٔ زمان تبدیل، کانال‌های داخلی دما و VREFINT، روند خودکالیبراسیون، معنی و فرمول محاسبهٔ پارامترهای ساکن (LSB، خطای آفست، خطای گین، DNL و INL)، و ملاحظات سخت‌افزاری شامل منبع ولتاژ مرجع، امپدانس ورودی، فیلتر RC، فالوئر ولتاژ و انتخاب خازن خارجی برای رسیدن به دقت اسمی در کاربرد واقعی.

مقدمه

توضیحات و دامنهٔ کاربرد

این سند روش استفاده از مبدل ADC ۱۲-بیتی در سری میکروکنترلرهای همگانی‌منظورهٔ CH32 و نکات مربوط به آن را معرفی می‌کند و محاسبهٔ پارامترهای ساکن اصلی مبدل را نیز پوشش می‌دهد. برای آنکه در کاربرد واقعی به دقت اسمی برسید، باید هم به پیکربندی نرم‌افزاری و هم به طراحی مدارهای جانبی توجه کافی معطوف کنید؛ بی‌توجهی به هر یک از این دو بخش می‌تواند دقت نهایی تبدیل را از مقدار مشخص‌شده در دیتاشیت پایین‌تر بیاورد.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32 همگانی‌منظوره

بخش ۱

معرفی عملکرد ADC

◆ ۱.۱ معرفی ADC در سری همگانی‌منظورهٔ CH32

در سری همگانی‌منظورهٔ CH32، مبدل آنالوگ‌به‌دیجیتال از نوع تقریب متوالی است و نمونه‌برداری از منابع سیگنالِ کانال خارجی و کانال داخلی را پشتیبانی می‌کند. این مبدل از حالت‌های تبدیل تکی، تبدیل پیوسته، حالت پویش، حالت گسسته و راه‌اندازی با تریگر خارجی پشتیبانی می‌کند. بافر ADC درون ماژول تعبیه شده و گین ورودی آن قابل پیکربندی است؛ به این ترتیب نمونه‌برداری از سیگنال‌های کوچک با تقویت ورودی نیز ممکن می‌شود. تراشه‌های مختلف سری همگانی‌منظورهٔ CH32 پیکربندی‌های متفاوتی از ADC دارند و برای انتخاب تراشه می‌توان به جدول زیر مراجعه کرد.

جدول ۱-۱ پارامترهای ADC در مدل‌های مختلف

مدل تراشه	تعداد کانال خارجی	حداکثر ساعت ADC	حداکثر نرخ نمونه‌برداری	تفکیک‌پذیری	ولتاژ کاربرد	وجود دو ADC
CH32F10x	16	14MHz	1MHz	12bit	3.0V~5.5V	N
CH32V10x	16	14MHz	1MHz	12bit	3.0V~5.5V	N
CH32F20x	16	14MHz	1MHz	12bit	2.4V~3.6V	Y
CH32F208	16	14MHz	1MHz	12bit	2.4V~3.6V	N
CH32V208	16	14MHz	1MHz	12bit	2.4V~3.6V	N
CH32V20x	10	14MHz	1MHz	12bit	2.4V~3.6V	Y
CH32V203RB	16	14MHz	1MHz	12bit	2.4V~3.6V	N
CH32V30x	16	14MHz	1MHz	12bit	2.4V~3.6V	Y
CH32V003	8	6MHz	0.43MHz	10bit	2.8V~5.5V	N
		12MHz	0.857MHz	10bit	3.2V~5.5V	
		24MHz	1.71MHz	10bit	4.5V~5.5V	
CH32V00x	8	48MHz	3MHz	12bit	4.5V~5.5V	N
			1MHz	12bit	2.4V~5.5V	
CH32L03x	10	48MHz	0.2MHz	12bit	1.8V~3.6V	N
			2.4MHz	12bit	3.0V~3.6V	
CH32X03x	14	8MHz	0.47MHz	12bit	3.0V~5.5V	N
CH32V205	16	64MHz	4MHz	12bit	2.4V~3.6V	N
CH32V203CC	16	64MHz	4MHz	12bit	2.4V~3.6V	N
CH32H41X	16	80MHz	2MHz	12bit	2.7V~3.6V	Y
			5MHz	12bit	3V~3.6V	

نکته: در برخی محصولات، کانال‌های داخلی و بافر داخلی ارائه نشده است؛ برای جزئیات دقیق، دفترچهٔ مربوط به همان تراشه را بررسی کنید.

◆ ۱.۲ پیکربندی نمونه‌برداری ADC

در سری همگانی‌منظورهٔ CH32، مبدل ADC نباید از حداکثر ساعت مجاز فراتر رود؛ حداکثر ساعت هر مدل را می‌توان از جدول ۱-۱ دید. هنگام پیکربندی ساعت ADC باید به رابطهٔ میان منبع ساعت ADC و ضریب تقسیم آن توجه شود. برای نمونه در CH32V30x، حداکثر ساعت استفاده‌شده توسط ADC برابر 14MHz است؛ منبع ساعت ADC همان ADCCLK است که با PCLK2 همگام می‌شود و ضریب تقسیم آن توسط زمینهٔ ADCPRE[1:0] در رجیستر RCC_CFGR0 پیکربندی می‌شود؛ درخت ساعت در شکل ۱-۱ نشان داده شده است. می‌توان دید که بیشترین ضریب تقسیم ساعت ADC برابر ۸ است؛ پس در شرایط عادی استفاده از ADC، ساعت PCLK2 باید کمتر از 112MHz باشد و اگر سیستم با حداکثر فرکانس 144MHz اجرا می‌شود، هنگام استفاده از ADC توصیه می‌شود ساعت PCLK2 دست‌کم ۲ تقسیم شود.

بر اساس ساعت ADC، زمان کل تبدیل برابر است با:

$$T_{CONV} = T_{SAMP} + 12.5 * T_{ADCCLK}$$

زمان نمونه‌برداری (T_{SAMP}) با زمینهٔ SMPx[2:0] در رجیستر تغییر می‌کند؛ مبنای شمارش دورهٔ نمونه‌برداری، ساعت ADCCLK است و عبارت $12.5*T_{ADCCLK}$، زمان تبدیل ثابتِ ۱۲٫۵ دورهای را نشان می‌دهد.


برای نمونه با ساعت ADC برابر 12MHz و دورهٔ نمونه‌برداری ۷٫۵ دور می‌توان محاسبه کرد. نرخ نمونه‌برداری برابر است با:

$$T_{SAMP} = 12MHz / 7.5 = 1.6MHz$$

و نرخ تبدیل برابر است با:

$$T_{CONV} = 12MHz / (7.5 + 12.5) = 0.8MHz$$

نکته: در CH32V003 تفکیک‌پذیری ADC برابر 10bit است و زمان تبدیل $11*T_{ADCCLK}$ می‌باشد.



شکل ۱-۱ نمودار درخت ساعت

۱.۲.۱ کانال‌های داخلی ADC

در سری همگانی‌منظورهٔ CH32 دو کانال داخلی تعبیه شده است:

- سنسور دما: برای اندازه‌گیری دمای اطراف قطعه (T_A) به کار می‌رود؛ میان ولتاژ تبدیل‌شده (بر حسب mV) و دمای داخلی (بر حسب سلسیوس) رابطهٔ خطی برقرار است و برای هر تراشه باید به دفترچهٔ کاربرد همان تراشه مراجعه کرد.
- ولتاژ مرجع داخلی VREFINT: برای نمونه‌برداری از ولتاژ مرجع داخلی تراشه استفاده می‌شود؛ ولتاژ نمونه‌ای آن 1.2V است و یک ولتاژ پایدار برای مقایسهٔ ولتاژ مرجع ADC فراهم می‌کند.

هنگام استفاده از کانال‌های داخلی باید بیت TSVREFE در رجیستر ADC_CTLR2 یک شود تا کانال‌های نمونه‌برداری داخلی ADC از حالت خواب بیدار شوند. توصیه می‌شود زمان نمونه‌برداری بیشتر از 17.1us تنظیم شود.

نکته: در تراشه‌هایی که ماژول دوگانهٔ ADC دارند، کانال‌های داخلی فقط در ماژول ADC1 وجود دارند.

در سری‌های CH32V10x و CH32F10x هنگام استفاده از کانال خارجی باید فعال‌سازی کانال‌های داخلی خاموش شود.

۱.۲.۲ خودکالیبراسیون ADC

در سری همگانی‌منظورهٔ CH32 ماژول خودکالیبراسیون داخلی وجود دارد که برای حذف خطای آفست ADC به کار می‌رود. روند کالیبراسیون به این شکل است:

- ۱) با نوشتن یک در بیت RSTCAL رجیستر ADC_CTLR2، رجیستر کالیبراسیون مقداردهی اولیه می‌شود؛ پس از آن باید صبر کرد تا سخت‌افزار بیت RSTCAL را صفر کند؛ صفرشدن این بیت به معنی پایان مقداردهی اولیه است.
- ۲) با یک‌کردن بیت CAL، عملکرد کالیبراسیون آغاز می‌شود؛ به‌محض پایان کالیبراسیون، سخت‌افزار بیت CAL را به‌طور خودکار پاک می‌کند و کد کالیبراسیون در رجیستر ADC_RDATAR ذخیره می‌شود.

◆ ۱.۲.۳ پارامترهای ساکن ADC

سری همگانی‌منظورهٔ CH32 مبدل ADC ۱۲-بیتی است و بازهٔ مقادیر تبدیل، توان دومِ ۱۲ یعنی 4096 حالت را پوشش می‌دهد. اگر ماژول ADC ایده‌آل باشد، کوچک‌ترین واحد تغییر ولتاژ نمونه‌برداری‌شده با LSB نشان داده می‌شود و ولتاژ تفکیک 1LSB برابر است با:

$$1LSB = V_{ref} / 2^{12}$$


که در آن V_{ref} ولتاژ مرجع ADC است؛ برای مثال در تغذیهٔ 3.3V، کمترین ولتاژ تفکیک ADC برابر 0.805mV می‌شود.

در تبدیل ولتاژ توسط ADC همیشه خطایی وجود دارد؛ از جمله خطاهای ساکن معمول می‌توان به موارد زیر اشاره کرد:

◆ ۱) خطای آفست (Offset Error)

خطای آفست (Offset Error) به مقدار جابه‌جایی ولتاژ تبدیل‌شده در نقطهٔ ورودیِ صفرِ ADC اشاره دارد و این جابه‌جایی خطای آفست E_O نامیده می‌شود: خطای آفست برابر است با ولتاژ تبدیل واقعی منهای ولتاژ تبدیل ایده‌آل.


خطای آفست اختلاف بایاسِ میان اولین نقطهٔ کدگذاری‌شده و نقطهٔ واقعی را نشان می‌دهد؛ اگر اولین نقطه مقدار ۴ را بخواند، خطای آفست ۴ به‌دست می‌آید و اگر در عمل مقداری نااصفر ظاهر شود و نقطهٔ اسمیِ متناظر ۴ باشد، خطای آفست 3- به‌دست می‌آید.



شکل ۱-۲ خطای آفست ADC

◆ ۲) خطای گین (Gain Error)

خطای گین (Gain error) به انحراف ولتاژ نقطهٔ کد کامل از مقدار ایده‌آل اشاره دارد و خطای بزرگ‌نمایی یا کوچک‌نمایی را نشان می‌دهد که ADC هنگام تبدیل ورودی آنالوگ به خروجی دیجیتال به سیگنال تحمیل می‌کند؛ این خطا با نماد E_G نشان داده می‌شود.



شکل ۱-۳ خطای گین ADC

اگر هنگام رسیدن ولتاژ ورودی به V_{ref} کد کامل (0xffff) به‌دست نیاید، گین مثبت رخ داده است؛ و اگر پیش از رسیدن ولتاژ ورودی به V_{ref} کد کامل (0xffff) به‌دست آید، آفست منفی است؛ در این حالت خطای گین برابر ولتاژ تبدیل واقعی منهای ولتاژ تبدیل ایده‌آل است. برای مثال اگر مقدار ایده‌آل 0xfffe باشد ولی ولتاژ نمونه‌برداری‌شده 0xffff شود، ولتاژ آفست منفی برابر 1LSB خواهد بود.

◆ ۳) خطای تفریقی (DNL)


خطای تفریقی غیرخطی (DNL) پس از حذف خطای گین و خطای آفست، اختلافِ تفاضل ولتاژِ هر دو نمونه‌برداری مجاور را می‌سنجد. در ADC ایده‌آل پهنای هر پله ۱ یعنی 1LSB است؛ در این حالت DNL برابر صفر است و خطای تفریقی DNL از رابطهٔ زیر محاسبه می‌شود:

$$D_{NL}(i) = (V_{STP}(i) - V_{LSB}) / V_{LSB}$$

$$V_{STP}(i) = V_{CONV}(i) - V_{CONV}(i - 1)$$

در این روابط $D_{NL}(i)$ نشان‌دهندهٔ i-امین خطای تفریقی غیرخطی منحنی خروجی است، $V_{STP}(i)$ پهنای پلهٔ i-امین بازهٔ کوانتیزاسیون منحنی خروجی است، V_{CONV} ولتاژ نمونه‌برداری‌شده است و V_{LSB} عرض ایده‌آل پله‌ها را نشان می‌دهد.

برای مثال در ADC ایده‌آل عرض ایده‌آل هر پله ۱ است، یعنی $V_{LSB}=1$؛ اگر میان مقدار تبدیل دوم و مقدار تبدیل سوم پهنای پله ۲ شود، خطای تفریقی پلهٔ سوم برابر ۱ خواهد بود.




شکل ۱-۴ خطای تفریقی ADC

◆ ۴) خطای انتگرالی (INL)

خطای انتگرالی غیرخطی (INL) بیشترین انحراف میان نقطهٔ شروع واقعی و نقطهٔ پایان واقعی است و می‌توان آن را بیشترین فاصلهٔ میان خطِ واصلِ نقطهٔ شروع واقعی تا نقطهٔ پایان واقعی و خطِ ولتاژ ایده‌آل دانست.

همان‌طور که در شکل ۱-۵ دیده می‌شود، منحنی واقعی خطی است که نقطهٔ اولین مقدار تبدیل واقعی را به نقطهٔ آخرین مقدار تبدیل واقعی وصل می‌کند. مقدار E_L اختلاف هر مقدار ایده‌آل با منحنی واقعی است.



شکل ۱-۵ خطای انتگرالی ADC

بخش ۲

نکات و ملاحظات استفاده از ADC

۲.۱ نکات استفاده از ADC


در استفاده از ADC سری همگانی‌منظورهٔ CH32 باید به آستانهٔ ولتاژ مرجع و امپدانس و ولتاژ ورودی ADC توجه کرد؛ با تغییر زمان نمونه‌برداری در نرم‌افزار، تغییر ورودی خارجی و راه‌های مشابه می‌توان خطای کل ناشی از استفاده نادرست از ADC را کاهش داد.

۲.۱.۱ منبع ولتاژ مرجع ADC

در سری همگانی‌منظورهٔ CH32 اگر تراشه پکیج کامل باشد و پایهٔ VREF وجود داشته باشد، ولتاژ اعمال‌شده به پایهٔ VREF ولتاژ مرجع ADC است؛ هنگام استفاده از ADC، ولتاژ مرجع نباید از آستانهٔ طراحی کمتر باشد و همچنین نمی‌تواند از ولتاژ تغذیهٔ VDDA بالاتر برود. اگر پایهٔ VREF وجود نداشته باشد، پایهٔ تغذیهٔ ولتاژ مرجع همان VDDA است و هنگام استفاده از ADC می‌توان کمترین مقدار تغذیهٔ VDDA را از جدول ۱-۱ دید؛ در این حالت رابطهٔ تغذیه به‌صورت VDD ≥ VDDA است.

برای افزایش دقت نمونه‌برداری ADC می‌توان به طرح‌های تغذیهٔ زیر مراجعه کرد:


- ۱) برای دستیابی به بهترین دقت تبدیل ADC می‌توان دامنهٔ دینامیکی ADC را با ولتاژ تغذیه هم‌تراز کرد. مطابق شکل زیر:



شکل ۲-۱ ولتاژ نمونه‌برداری ADC

اگر ولتاژ مرجع ADC برابر 3.3V باشد و دامنهٔ سیگنال ولتاژ تبدیل‌شوندهٔ 2.5V، آنگاه ۹۹۲ حالتِ تبدیل‌نشده باقی می‌ماند؛ یعنی دقت ADC آسیب دیده است. بنابراین می‌توان ولتاژ مرجع را به دامنهٔ پیکِ ولتاژ تبدیل یعنی 2.5V تغییر داد؛ با این کار کمترین ولتاژ تفکیک از 0.85mV به 0.61mV می‌رسد و دقت نمونه‌برداری بالا می‌رود.

- ۲) استفاده از منبع تغذیهٔ خارجی مستقل به‌عنوان ولتاژ مرجع: اگر پایهٔ مستقل Vref یا VDDA وجود دارد، می‌توان از منبع مرجع مستقل استفاده کرد و پایداری تغذیهٔ مستقل را تضمین نمود. منبع ولتاژ مرجع تا حد ممکن باید امپدانس خروجی پایینی داشته باشد تا دقت ولتاژ ورودی حفظ شود. مطابق شکل زیر:



شکل ۲-۲ توپولوژی تغذیه

اگر Vref و تغذیه از یک منبع مشترک تغذیه شوند، میان Vref و پایهٔ تغذیه افت ولتاژی وجود دارد که برابر است با:

$$V_{ref} = V_{CC} - I_{DD} * R_{AIN}$$

که در آن I_{DD} جریان تغذیهٔ تراشه و R_{AIN} امپدانس ورودی مسیرِ منبع تغذیه تا پایهٔ تغذیه است. از این رابطه می‌توان دید که وقتی مصرف تراشه زیاد است و Vref به VDD اتصال کوتاه شده، اگر امپدانس خارجی بزرگ باشد، افت ولتاژی چشمگیر به‌وجود می‌آید؛ این افت مقدار ولتاژ مرجع را تغییر می‌دهد و خطای گین بزرگی در ADC ایجاد می‌کند.

◆ ۲.۱.۲ ورودی ADC

هنگام پیکربندی دورهٔ نمونه‌برداری باید اثر امپدانس ورودی خارجی را در نظر گرفت؛ امپدانس ورودی ADC و نرخ نمونه‌برداری باید رابطهٔ زیر را برآورده کنند:


$$R_{AIN} < T_S / (f_{ADC} * C_{ADC} * \ln(2^{N+2})) - R_{ADC}$$

که در آن R_{AIN} امپدانس ورودی خارجی است، R_{ADC} امپدانس کلید داخلی ADC است، f_{ADC} فرکانس ساعت ADC است، C_{ADC} خازن نمونه‌برداری داخلی است و N تفکیک‌پذیری است؛ برای تراشه‌های همگانی‌منظورهٔ CH32 که مبدل نمونه‌برداری ۱۲-بیتی دارند، N=12. برای مثال در تراشهٔ پرکاربرد CH32L103، بیشترین مقدار R_{AIN} در حالت f_{ADC}=14MHz به این شرح است:

جدول ۲-۱ حداکثر امپدانس ورودی

T_S (دوره)	t_S (us)	حداکثر R_{AIN} (kΩ)
1.5	0.11	1.2
7.5	0.54	12.3
13.5	0.96	23.3
28.5	2.04	50
41.5	2.96	75
55.5	3.96	–
71.5	5.11	–
239.5	17.1	–

مدار نمونه‌برداری رایج ADC معمولاً مطابق شکل زیر است:



شکل ۲-۳ مدار نمونه‌برداری ADC


از مدار می‌توان دید که R51 و R52 مقسم مقاومتی هستند و ساختار آن‌ها موازی است؛ بنابراین مقاومت معادلِ ولتاژ اعمال‌شده به ADC برابر است با:

$$R_{IN} = R51//R52 = R51*R52/(R51+R52) = 3.20K\Omega$$

مقاومت R53 با امپدانس معادل موازیِ ورودی، سری است؛ بنابراین امپدانس پایهٔ ورودی ADC برابر است با:

$$R_{OUT} = R_{IN} + R53 = 3.20K\Omega + 1K\Omega = 4.20K\Omega$$

در بیشتر موارد، برای کاهش اثر نویز خارجی، در ورودی خازنی افزوده می‌شود تا یک فیلتر پایین‌گذر RC ساخته شود و ورود نویز فرکانس‌بالا محدود شود. در انتخاب خازن معمولاً ملاک، فرکانس قطع مورد انتظار است؛ اما هنگام نمونه‌برداری با ADC، در انتخاب اندازهٔ خازن باید زمان پاسخ شارش خازن نیز در نظر گرفته شود. توپولوژی نمونه‌برداری ADC مطابق شکل زیر است:



شکل ۲-۴ توپولوژی نمونه‌برداری ADC

در این شکل C_P نشان‌دهندهٔ خازن خارجی و C_{ADC} نشان‌دهندهٔ خازن نگه‌دارندهٔ داخلی است. وقتی ولتاژ ورودی در حین نمونه‌برداری تغییر می‌کند، باید دورهٔ زمان نمونه‌برداری به‌گونه‌ای محاسبه شود که نیاز دقت نمونه‌برداری برآورده شود. زمان شارش خازن برابر است با:

$$V(t) = V_{AIN} * (1 - e^{-t/\tau})$$

که در آن V(t) ولتاژ واقعی پایهٔ ورودی ADC پس از پایان نمونه‌برداری است و τ پارامتر شارش RC است و برابر $R_{AIN}*(C_P//C_{ADC})$ می‌باشد. از این رو وقتی اندازهٔ تغییر به اندازهٔ VDD باشد، زمان نمونه‌برداری t باید رابطهٔ زیر را برآورده کند:

$$t \geq R_{AIN} * (C_P//C_{ADC}) * \ln(V_{VIN} - V(t))$$

اگر تفکیک‌پذیری پایهٔ ورودی 1/2LSB باشد و دامنهٔ ورودی به بیشترین مقدار V_{ref} برسد، می‌توان نتیجه گرفت که زمان نمونه‌برداری نباید از مقدار زیر کمتر شود:

$$T_S \geq f_{ADC} * (R_{AIN} * C_P//C_{ADC}) * \ln(2^{N+1})$$


که در آن T_S دورهٔ نمونه‌برداری ADC و f_{ADC} فرکانس نمونه‌برداری ADC است. نتیجه این است که وقتی در جریان نمونه‌برداری ولتاژ تغییر می‌کند، اثر خازن فیلتر باید جبران شود و اندازهٔ دورهٔ نمونه‌برداری تنظیم گردد تا دقت ADC تضمین شود.

برای کاهش اثر امپدانس ورودی بر دقت ADC می‌توان از راه‌های زیر بهره گرفت:

- ۱) افزایش زمان نمونه‌برداری: بدون آنکه به نرخ نمونه‌برداری آسیب بزند، می‌توان با افزایش فرکانس اصلی و افزودن به دورهٔ نمونه‌برداری، اثر منبع ورودی با امپدانس بالا را برطرف کرد. بر اساس فرمول زمان کل تبدیل ADC، اگر فرکانس اصلی ADC برابر 4MHz و دورهٔ نمونه‌برداری ۳٫۵ دور باشد، زمان نمونه‌برداری 0.875us و زمان کل تبدیل 4us می‌شود؛

اگر در این شرایط زمان نمونه‌برداری کافی نباشد، می‌توان فرکانس اصلی ADC را به 12MHz و دورهٔ نمونه‌برداری را به ۲۸٫۵ دور تغییر داد تا امپدانس خارجی مجاز بزرگ‌تر شود؛ در این حالت زمان کل تبدیل برابر 3.4us خواهد بود.

- ۲) استفاده از فالوئر ولتاژ: وقتی امپدانس ورودی بزرگ است، می‌توان در طبقهٔ قبل یک فالوئر ولتاژ افزود، مطابق شکل زیر:




شکل ۲-۵ فالوئر ولتاژ خارجی

بر اساس ویژگی فالوئر، ورودی با امپدانس بالا و خروجی با امپدانس پایین است و ورودی ADC به بار خارجی وابسته نیست؛ بنابراین هنگام استفاده از ورودی با امپدانس بالا برای ADC می‌توان از فالوئر ولتاژ برای حل این مسئله استفاده کرد. در ماژول ADC حالت PGA داخلی وجود دارد؛ با فعال‌کردن بیت BUFEN=1 در ADC_CTLR1 بافر ورودی روشن می‌شود و انتخاب گین ۱ کافی است. اما تقویت‌کنندهٔ عملیاتی خطای آفست دارد و آفست تقویت‌کننده بر دقت نمونه‌برداری ADC اثر می‌گذارد؛ اگر فالوئر ولتاژ آفست مثبت داشته باشد و ولتاژ آفست آن V_{OFFSET} باشد، مقدار نمونه‌برداری‌شدهٔ ولتاژ ورودی برابر است با:

$$V_{IN} = V_{OUT} + V_{OFFSET}$$

همچنین مقدار ولتاژ آفست با ولتاژ ورودی هم‌بستگی دارد؛ مدل نمونهٔ ولتاژ آفست در شکل زیر آمده است:



شکل ۲-۶ ولتاژ ورودی و ولتاژ آفست فالوئر

بنابراین می‌توان بازهٔ ولتاژ ورودی را به‌گونه‌ای انتخاب کرد که دقت نمونه‌برداری ADC تضمین شود؛ برای مثال در بازهٔ 0.6V~VDD-0.6V مقدار آفست فالوئر پایدار است و مقداری که ADC نمونه‌برداری می‌کند انحراف ثابتی خواهد داشت تا قابلیت اطمینان نمونه‌برداری تضمین شود. چون ولتاژ آفست فالوئر می‌تواند مثبت یا منفی باشد، فقط یک پدیدهٔ نمونه توصیف شده است.

هرچند فالوئر ولتاژ امپدانس ورودی بالایی دارد، اما این به آن معنا نیست که استفاده از فالوئر ولتاژ برای همهٔ نرخ‌های نمونه‌برداری مناسب است؛ هنگام پیکربندی نرخ نمونه‌برداری ADC باید سرعت پاسخ فالوئر در نظر گرفته شود و نرخ نمونه‌برداری باید چند برابرِ سرعت پاسخ فالوئر انتخاب شود. اگر از فالوئر داخلی تراشه استفاده می‌شود، با توجه به سرعت پاسخ فالوئر و خازن‌های انگلی داخلی، زمان نمونه‌برداری نباید از 0.2us کمتر باشد.

- ۳) جانبهٔ ADC سری همگانی‌منظورهٔ CH32 از نوع مبدل خازن سوئیچ‌شده است؛ خازن سوئیچ‌شده همان خازن نمونه‌برداری و نگه‌داشت داخلی (C_{ADC}) است. اگر امپدانس ورودی مقدار بزرگی داشته باشد، در پایان نمونه‌برداری شارش خازن نمونه‌برداری داخلی کافی نخواهد بود و افت سیگنال ظاهر می‌شود. می‌توان در بیرون پایهٔ ADC خازنی بسیار بزرگ‌تر از C_{ADC} افزود تا خازن خارجی C_P به خازن نمونه‌برداری داخلی C_{ADC} شارش و تخلیه کند. انتخاب اندازهٔ C_P نسبت به نیاز دقت تفکیک یعنی U_{lsb} تقریباً رابطهٔ زیر را دارد:

$$C_P \geq (U_{max}/U_{lsb}) * C_{ADC}$$

برای مثال اگر از تراشهٔ CH32V20x استفاده شود که خازن نمونه‌برداری و نگه‌داشت داخلی آن C_{ADC}=8pF است و نیاز دقت تفکیک 1LSB باشد و دامنهٔ نمونه‌برداری VDD باشد، خازن خارجی باید رابطهٔ $C_P \geq (4095/1)*8pF = 32nF$ را برآورده کند؛ بنابراین می‌توان برای خازن خارجی مقدار 47nF را انتخاب کرد. اگر دامنهٔ نمونه‌برداری مقدار کامل نباشد، می‌توان خازن خارجی را به همان نسبت کوچک‌تر کرد.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه تاریخچهٔ نسخه‌های سند اصلی AN09000

تاریخ	نسخه	شرح تغییرات
2026/09/07	V1.1	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
ADC (SAR)	مبدل آنالوگ‌به‌دیجیتال از نوع تقریب متوالی؛ مبدل CH32 همگانی‌منظوره با پشتیبانی از کانال‌های خارجی و داخلی، بافر داخلی و گین ورودی قابل تنظیم
LSB	کوچک‌ترین پلهٔ تفکیک ولتاژ؛ مقدار آن $1LSB = Vref/2^N$ است و در مبدل ۱۲-بیتی با مرجع 3.3V حدود 0.805mV می‌شود
Offset Error (E_O)	خطای آفست؛ اختلاف ولتاژ تبدیل واقعی و ایده‌آل در نقطهٔ اول کدهای خروجی
Gain Error (E_G)	خطای گین؛ انحراف ولتاژ نقطهٔ کد کامل از مقدار ایده‌آل، به‌صورت بزرگ‌نمایی یا کوچک‌نمایی شیب خط تبدیل
DNL	خطای تفریقی غیرخطی؛ اختلاف پهنای پلهٔ هر گذار کد از عرض ایده‌آل 1LSB پس از حذف خطای گین و آفست
INL	خطای انتگرالی غیرخطی؛ بیشترین انحراف منحنی واقعی تبدیل از خط واصل میان نقطهٔ شروع و پایان واقعی
VREFINT	منبع ولتاژ مرجع داخلی تراشه با ولتاژ نمونه‌ای حدود 1.2V؛ کانال داخلی برای مقایسهٔ ولتاژ مرجع
TSVREFE	بیت فعال‌سازی کانال‌های نمونه‌برداری داخلی (سنسور دما و VREFINT) در رجیستر ADC_CTLR2
RSTCAL / CAL	بیت مقداردهی اولیهٔ رجیستر کالیبراسیون / بیت آغاز خودکالیبراسیون در ADC_CTLR2؛ نتیجه در ADC_RDATAR ذخیره می‌شود

واژه	یعنی چه؟
ADCPRE[1:0]	زمینهٔ انتخاب ضریب تقسیم ساعت ADC در رجیستر RCC_CFGR0؛ بیشینه ضریب تقسیم ۸ است
SMPx[2:0]	زمینهٔ انتخاب دورهٔ نمونه‌برداری هر کانال؛ مبنای شمارش این دوره‌ها، ساعت ADCCLK است
BUFEN	بیت فعال‌سازی بافر ورودی (PGA) در رجیستر ADC_CTLR1؛ با گین ۱ به‌عنوان فالوئر داخلی به کار می‌رود
C_{ADC} / C_P	خازن نمونه‌نگه‌داشت داخلی ADC / خازن خارجی ورودی؛ نسبت ظرفیت‌ها تعیین‌کنندهٔ افت سیگنال در پایان نمونه‌برداری است
R_{AIN}	امپدانس خارجی منبع سیگنال که باید بر اساس دورهٔ نمونه‌برداری و رابطهٔ RC شارش خازن ورودی محدود شود



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN09000 V1.1 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com